南京观海微电子---时序分析基本概念(二)——保持时间

发布时间:2024-01-17 19:19:39

1.?概念的理解

以上升沿锁存为例,保持时间(Th)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如下图所示,一个数据要在上升沿被锁存,那么这个数据需要在时钟上升沿到来后的保持时间内保持稳定。

图片

图片

保持时间是对触发器而言,以能够稳定准确的锁存或者触发为目的,对其输入数据信号保持稳定的时间要求。

2.?简单的实例

以两个级联寄存器为例。

图片

时钟通过CLK PIN管脚输入,到达第一个寄存器的时钟端口经历的时延为Tclk1,到达第二个寄存器的线上时延为Tclk2。

第一个寄存器从时钟进入时钟端口驱动寄存器到寄存器输出数据的延时为Tco,Tco为寄存器内部的时延。

数据从第一个寄存器Q端口输出,经历Tdata延时到达第二个寄存器的数据输入端。Tdata可能包含路径上的延时以及引入的组合逻辑电路导致的延时。

时序图如下图所示:

图片

图中,紫色区域为Th需要的时间,蓝色的区域为富余的保持时间(Th slack)。

如果由于Tclk2时间较长,使得Th slack为0,但Reg2的D输入口数据仍然能在下个时钟上升沿到来后保持Th时间,则Reg2寄存器仍然能稳定的采集到输入数据,如下图所示。

图片

最后一种情况,如果由于Tclk2时间过长,使得Th slack为负值,Reg2的D输入口数据在下个时钟上升沿到来后保持时间不足Th,则Reg2寄存器不能稳定的采集到输入数据D,而是个亚稳态,如下图所示。

图片

3.?时序计算公式

由以下时序图,我们可以得到保持时间的计算公式:

图片

Th_slack = Tcycle + Tclk1 + Tco + Tdata - Tcycle - Tclk2 - Th;

其中Tcycle为CLK一个时钟周期的时间。

例:如果已知Tcycle为10ns(即工作时钟100MHz)、Tclk1为3ns、Tclk2为2ns、Tdata为3ns、Th为0.5ns、Tco为1ns,则求Th_slack为多少?

答:通过套用上面的公式可得

Th_slack = 10 + 3 + 1 + 3 - 10 - 2 - 0.5 = 4.5 ns

文章来源:https://blog.csdn.net/m0_72563973/article/details/135650067
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。